

2. Teoria (Elettronica B)

Descrivere le differenze principali tra un dispositivo CPLD ed un dispositivo FPGA.

3. Progetto di reti combinatorie e macchine a stati

E' dato lo schema completo di un sistema digitale. Esso rappresenta un sistema per la conversione di una linea parallela in una linea seriale con controllo di trasmissione. Sulla linea parallela viaggiano pacchetti di dati a 4 bit **Q3...Q0**. La validità del pacchetto è garantita da una linea **STROBE** (attiva ALTA) che rimane attiva fino a quando viene emessa una transizione 0→1 sulla linea **ACK**, che segnala il fatto che il sistema è pronto a ricevere un nuovo pacchetto. Il pacchetto dovrà poi essere trasmesso sulla linea seriale **LINE** se sono soddisfatte determinate condizioni controllate dalla rete combinatoria **CHECK**. Se **F=1** il pacchetto ricevuto viene trasmesso sulla linea seriale **LINE** secondo il seguente protocollo: **P0|P1|P2|P3|0**. Tali bit devono avere la durata di un periodo di clock. Se invece **F=0** non sarà trasmesso alcun pacchetto. Il segnale **READY (ATTIVO ALTO)** segnala che il segnale presente sulla linea **LINE** è valido, e deve essere attivato un fronte di clock prima di spedire il pacchetto sulla linea **LINE**.

Si richiede di:

1. Scrivere la mappa di Karnaugh del segnale F
2. Sintetizzare tale mappa con una sintesi OR-AND
3. Scrivere il diagramma ASM della macchina a stati
4. completare il diagramma temporale dei segnali significativi, come riportato in figura.

NOTE:

- RxREG è un registro di tipo PIPO, in cui RxLOAD è il segnale di LOAD, sincrono con il clock
- TxREG è un registro a scorrimento di tipo PISO (Parallel Input Serial Output). ShL, sincrono con il clock, quando attivo ALTO, sul fronte del clock, abilita il caricamento della configurazione presente sugli ingressi, altrimenti abilita lo scorrimento "verso il basso". Il valore che si libera dovuto allo scorrimento è rimpiazzato con '0'.
- Tutti i segnali di reset dei componenti sono ASINCRONI attivi ALTI
- La macchina a stati lavora sul fronte di SALITA del clock
- NON è permesso aggiungere/togliere componenti/segnali.

P3	P2	P1	P0	F
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	1
1	1	1	1	1



